記事 ID: 000077805 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Stratix IV デバイス・ハンドブックと Quartus® II ソフトウェアの間にユーザー I/O ピン数に不一致があるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアの「アサインメント>設定」メニューにあるStratix® IV デバイスのユーザー I/O ピン数が、報告されている I/O ピン総数と一致しません。Stratix IV デバイスの I/O 機能(PDF).ハンドブックでは I/O ピンのみを報告し、インテル® Quartus® II ソフトウェアはユーザー I/O ピン、クロックピン、トランシーバー・ピンなどのすべてのピンを報告しています。

STRATIX IV E およびStratix IV GX デバイスの場合、専用クロックピン (CLK[1,3,8,10]、それぞれ p ピンおよび n ピン)が最大 8 個のピンを占める。Stratix IV GX デバイスの場合、各トランシーバー・バンクは 4 つのチャネルで構成されます。4 個の Rx ピンペア、4 個の Tx ピンペア、4 個のクロック。つまり、各トランシーバー・バンクは 20 個のピンで構成されます。Quartus® II ソフトウェアのその他のピンは、ハンドブックのユーザー I/O がトランシーバー・ピンに専用クロックピンをピン留めした結果です。

例えば、ハンドブックには EP4SGX70 F780 用の 368 個の I/O ピンが記載されていますが、Quartus® II ソフトウェアでは同じデバイス用に 412 個のピンが表示されています。計算は以下のとおりです。

EP4SGX70 F780 デバイスにはバンク 5A および 6A がないため、CLK8 と CLK10 は使用できないため、4 つのクロックピンのみを追加する必要があります。デバイスには 2 個のトランシーバー・バンクがあるため、合計 I/O ピン数は最大 368 4 (2 x 20) = 412 ピンになります。

関連製品

本記事の適用対象: 2 製品

Stratix® IV E FPGA
Stratix® IV GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。