記事 ID: 000077792 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

サイクルモードごとに複数のパケットで PCI Express にArria V GZ およびStratix V ハード IP を使用する場合、信号rx_st_bardec2 rx_st_bar2作成されないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 IP 生成の問題により、サイクル当たりの i5 パケットがチェックされている場合、これらの信号は自動的にエクスポートされません。
    解決方法

    信号をエクスポートrx_st_bardec2 インチ altpcie_sv_hip_ast_hwtcl.vのトップレベル出力に出力されます。rx_st_bar2 以下に示すように、サイクルごとに複数のパケットを使用する場合:

    出力 [7:0] rx_st_bar2、

    assign rx_st_bar2 = rx_st_bardec2[7:0];

    関連記事

    関連製品

    本記事の適用対象: 4 製品

    Stratix® V FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。