記事 ID: 000077775 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

Stratix IV デバイス向け Quartus® II ソフトウェアの 3.3V I/O 規格へのインターフェイス方法

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Stratix® IV デバイスファミリーは、3.0V の VCCIO を使用する場合、3.3V LVTTL および 3.3V LVCMOS I/O 規格に準拠しています。 Stratix IV デバイスは 3.3V の VCCIO 電圧をサポートしません。

    Quartus® II ソフトウェアでは、アサインメント編集者またはピン・プランナーで I/O 規格として「3.3 V LVTTL」または「3.3 V LVCMOS」を選択する必要があります。 デザインをコンパイルすると、.pin ファイルは、これらの規格に対応する I/O バンクに適切な VCCIO 電圧を示します。 I/O バンクに 3.3V LVTTL または 3.3V LVCMOS 出力または双方向ピンが存在する場合、VCCIO は PCB 上の 3.0V に接続する必要があります。

    詳細については、Stratix IV デバイス (PDF) およびStratix IV GX デバイスファミリーのピン接続ガイドライン(PDF)のI/O 機能を参照してください。

    関連記事

    関連製品

    本記事の適用対象: 3 製品

    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Stratix® IV E FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。