記事 ID: 000077771 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

デザインに Altera POS-PHY レベル 4 MegaCore 内でリカバリータイミング違反が見えるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Altera® POS-PHY レベル 4 (レシーバー) MegaCore® で自動生成される Synopsys デザイン制約 (.sdc)ファイルの問題により、パスからパスへのリカバリータイミング違反が発生する可能性 "*dpa_align:dpa_align|dpa_reset" があります "*altlvds_rx_component|*auto_generated|rx*bit_slip_reg" 。

これは、以下の自動生成される .sdc 割り当てが無視されているためです。

set_multicycle_path -setup -end -from "*dpa_align:dpa_align|dpa_reset" -to "*altlvds_rx_component|*auto_generated|rx[*]~bit_slip_reg" 2
set_multicycle_path -hold  -end -from "*dpa_align:dpa_align|dpa_reset" -to "*altlvds_rx_component|*auto_generated|rx[*]~bit_slip_reg" 1

この問題を回避するには、上記の課題 (自動生成される .sdc ファイルに記載されています) を次の課題に置き換えることができます。

set_multicycle_path -setup -end -from [get_keepers {*dpa_align:dpa_align|dpa_reset}] -to [get_keepers {*altlvds_rx_component|*auto_generated|rx*~bit_slip_reg}] 2
set_multicycle_path -hold  -end -from [get_keepers {*dpa_align:dpa_align|dpa_reset}] -to [get_keepers {*altlvds_rx_component|*auto_generated|rx*~bit_slip_reg}] 1

この問題は、Altera コンプリート・デザイン・スイートの今後のリリースで解決される予定です。

関連製品

本記事の適用対象: 24 製品

インテル® Cyclone® FPGA
Cyclone® III LS FPGA
Stratix® II GX FPGA
Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
HardCopy™ IV E ASIC デバイス
Stratix® V E FPGA
HardCopy™ IV GX ASIC デバイス
Stratix® FPGAs
Stratix® IV GX FPGA
Stratix® GX FPGA
Stratix® V GX FPGA
Arria® II GZ FPGA
Cyclone® IV GX FPGA
Cyclone® III FPGA
Cyclone® II FPGA
Arria® GX FPGA
Arria® II GX FPGA
Stratix® II FPGA
Cyclone® IV E FPGA
HardCopy™ III ASIC デバイス
Stratix® V GS FPGA
Stratix® V GT FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。