記事 ID: 000077761 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Quartus® II V12.0 および V13.0 以降のバージョンで生成される DDR3 UniPHY IP のチップ・セレクト数に違いがあるのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 QII V12.0 で生成された DDR3 IP の動作が正しくありません。DDR3 UniPHY コントローラーのチップ選択オプションの数は、Arria V および Cyclone V デバイスで 2 に制限されています。
    解決方法 この問題は QII V13.0 で修正されています。

    関連製品

    本記事の適用対象: 3 製品

    Arria® V GZ FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。