記事 ID: 000077755 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

マルチチャネル FIR コンパイラー II の実装からsource_sopとsource_eopが最適化されているのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 Quartus® II FIR Compiler II メガファンクションのバグにより、マルチチャネルの実装によりsource_sopやsource_eopが最適化される可能性があり、デザインやゲートレベルのシミュレーションで問題が生じる可能性があります。
    解決方法

    この問題を回避するには、 auk_dspip_avalon_streaming_controller_hpfir.v/vhd プロジェクトフォルダー内のファイル/fir_variation_folder>. このファイルでは、アーキテクチャー・ブロックの下部にある end struct; 次のアサインメントを追加します。

    source_packet_error < = sink_packet_error。

    この問題は、インテル® Quartus® II ソフトウェアの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 4 製品

    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Stratix® V E FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。