記事 ID: 000077747 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

インテル® Stratix® 10 L タイルおよび H タイル・デバイス・トランシーバーの TX 出力信号のスルーレート制御は、「デフォルトの TX PMA アナログ設定を使用」を無効にする際に使用すべきですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル Stratix® 10 デバイスのトランシーバー・リンクのデータレートに従って、TX 出力信号の適切なスルーレートを使用することができます。

    解決方法

    TX 出力信号のスルーレートは、以下の推奨表に従って短距離リンクで選択できます。

     

    表 1: スルーレート選択表

    データレート (Gbps)

    スルーレート

    データレート < 1

    slew_r1

    1 < = データレート < 3

    slew_r3

    3 < = データレート < 6

    slew_r4

    6 < = データレート

    slew_r5

    関連製品

    本記事の適用対象: 2 製品

    インテル® Stratix® 10 GX FPGA
    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。