記事 ID: 000077729 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Quartus® II ソフトウェア・バージョン 12.0 および 12.0SP1 を使用して Icp/LFR をリコンフィグレーションすると、FPLL リコンフィグレーションが混雑してエラーが発生するのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

FPLL リコンフィグレーションは失敗し、Icp/Loop Filter Resistance のいずれかが再構成された場合、ステータス・レジスターはポーリング・モードで「使用中」で停止します。インテル® Quartus® II ソフトウェア・バージョン 12.0 および 12.0SP1 で Icp/Loop Filter Resistance のいずれかが再構成された場合、FPLL のリコンフィグレーションは失敗し、ステータス信号は「waitre columbus」で動作しなくなります。

 

リコンフィグレーション IP 内のステート・マシンは、Icp または BWCTRL を再構成するたびに間違った状態で繰り返されているため、ステータスレジスターはポーリングモードで「使用中」の状態で停止し、ステータス信号は waitre reconfigur モードの「waitre reconfigur」状態でスタックします。

 

解決方法

これはインテル® Quartus® II ソフトウェアのバージョン 12.0SP2 で修正されています。

関連製品

本記事の適用対象: 14 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。