記事 ID: 000077728 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

インテルは、コア・FPGA・ファブリックに実装されたマルチポート・フロント・エンド IP をサポートしていますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

マルチポート・フロント・エンド・ロジックを使用して、複数のAvalon®・バス・マスターを 1 つのポートAvalonスレーブ・メモリー・コントローラーに接続できます。

現在Alteraは、Arria® V および Cyclone® V デバイスに実装されたハード・マルチポート・フロントエンド IP と同じ機能を持つソフト・マルチポート・フロント・エンド IP をサポートしていません。

ただし、これらの情報ソースは、FPGA コア・ロジックでマルチポート・フロントエンド機能を必要とするユーザーの出発点として役立つ場合があります。

アプリケーション・ノート

AN637: マルチポート・フロントエンド・リファレンス・デザインを使用した外部メモリー帯域幅の共有 (PDF)

AN 637 のデザインファイル

関連製品

本記事の適用対象: 24 製品

Stratix® V FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V FPGA & SoC FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Cyclone® V FPGA & SoC FPGA
Stratix® V E FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Stratix® IV FPGA
Stratix® IV E FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。