記事 ID: 000077727 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/17

Intel Agilex® 7 FPGA I シリーズ、R タイル I_PIN_PERST_N、および REFCLK_GXR つの専用ハード IP ピンを FPGA ファブリックのデザインで使用できますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    いいえ、FPGA ファブリックのデザインでは、Intel Agilex® 7 FPGA I シリーズ、R タイル I_PIN_PERST_Nおよび REFCLK_GXR つの専用ハード IP ピンを使用することはできません。

    I_PIN_PERST_N_GXR REFCLK_GXR[R,L][14A,14C,15A,15C]_CH[0,1]P/N 専用ピンは、R タイル・ハード IP シリコンにのみ接続します。FPGAファブリックには接続されません。インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 21.2 以前を使用した FPGA ファブリック・デザインで R タイル専用ハード IP ピンを使用しようとすると、以下の内部エラーが表示されることがあります。

    内部エラー: サブシステム: PTI、ファイル: /quartus/tsm/pti/pti_tdb_builder.cpp、行: 1357

    src atom FALCONMESA_IO_IBUF:OUT (Id: 2282、関連RE_GID: なし) から dst atom FALCONMESA_FF:ACLR (Id: 610、関連 RE_GID: 4294967295) までの IC エッジは、予期されておらず、配線されていない場合に遅延がゼロです (src 22292 <signal_name> から dst 14055 <user_signal_name>までのエッジ)

    内部エラー: サブシステム: PTI、ファイル: /quartus/tsm/pti/pti_tdb_builder.cpp、行: 1357

    src atom FALCONMESA_IO_IBUF:OUT (Id: 2268、関連 RE_GID: なし) から dst atom NADDER_LCELL_COMB:DATAF (Id: 2342、関連 RE_GID: 4294967295) までの IC エッジは、予想外で配線されない場合は遅延がゼロです (src 22145 <user_signal_name>から dst 22200 <user_signal_name>までのエッジ)

    解決方法

    この問題を解決するには、FPGA ファブリック・デザインI_PIN_PERST_N_GXR ピンおよび REFCLK_GXR[R,L][14A,14C,15A,15C]_CH[0,1]P/N ピンから切り離します。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。