いいえ、FPGA ファブリックのデザインでは、Intel Agilex® 7 FPGA I シリーズ、R タイル I_PIN_PERST_N、 および REFCLK_GXR つの専用ハード IP ピンを使用することはできません。
I_PIN_PERST_N_GXR と REFCLK_GXR[R,L][14A,14C,15A,15C]_CH[0,1]P/N 専用ピンは、R タイル・ハード IP シリコンにのみ接続します。FPGAファブリックには接続されません。インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 21.2 以前を使用した FPGA ファブリック・デザインで R タイル専用ハード IP ピンを使用しようとすると、以下の内部エラーが表示されることがあります。
内部エラー: サブシステム: PTI、ファイル: /quartus/tsm/pti/pti_tdb_builder.cpp、行: 1357
src atom FALCONMESA_IO_IBUF:OUT (Id: 2282、関連RE_GID: なし) から dst atom FALCONMESA_FF:ACLR (Id: 610、関連 RE_GID: 4294967295) までの IC エッジは、予期されておらず、配線されていない場合に遅延がゼロです (src 22292 <signal_name> から dst 14055 <user_signal_name>までのエッジ)
内部エラー: サブシステム: PTI、ファイル: /quartus/tsm/pti/pti_tdb_builder.cpp、行: 1357
src atom FALCONMESA_IO_IBUF:OUT (Id: 2268、関連 RE_GID: なし) から dst atom NADDER_LCELL_COMB:DATAF (Id: 2342、関連 RE_GID: 4294967295) までの IC エッジは、予想外で配線されない場合は遅延がゼロです (src 22145 <user_signal_name>から dst 22200 <user_signal_name>までのエッジ)
この問題を解決するには、FPGA ファブリック・デザインを I_PIN_PERST_N_GXR ピンおよび REFCLK_GXR[R,L][14A,14C,15A,15C]_CH[0,1]P/N ピンから切り離します。