記事 ID: 000077726 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/07/30

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションが、F タイル IP の使用時に単方向ユーザー Avalonメモリーマップド・インターフェイスのマージを実行できないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • イーサネット
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.2 の問題により、ローカル・ユーザー・インターフェイスAvalonメモリーマップド・インターフェイスのシンプレックス・Avalon・メモリーマップド・インターフェイスのマージは、F タイル IP では機能しません。

    これは、F タイル PMA/FEC ダイレクト PHY インテル FPGA IPに影響し、シンプレックス・モードをサポートするその他の F タイル IP にも影響します。

    解決方法

    同じハードウェアの場所で 2 つの単方向 IP を使用しようとするユーザーはAvalonメモリー・マップド・インターフェイスのみを有効にし、もう片側では有効にしないでください。その単一のイネーブルドポートを使用してAvalon TX と RX の両方のメモリーマップド・インターフェイスを制御できます。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。