記事 ID: 000077713 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/07/23

インテル® Stratix® 10 & Intel Agilex® 7 FPGA デバイスの構成要件を満たすために、未使用のトランシーバー E タイルにREFCLK_GXEクロック信号を提供する必要がありますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Stratix® 10 E タイル・トランシーバー・ネイティブ PHY
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Stratix® 10 & Intel Agilex® 7 FPGAデバイス構成要件を満たすために、未使用のトランシーバー E タイル用のREFCLK_GXEクロック信号の必要性は、PRESERVE_UNUSED_XCVR_CHANNELS Quartus® 設定ファイル (QSF) の割り当てで E タイル・トランシーバーを保持するかどうかによって異なります。

    解決方法

    トランシーバーEタイルを使用する予定がなく、PRESERVE_UNUSED_XCVR_CHANNELS QSFの割り当てがない場合、インテル® Stratix®10およびIntel Agilex® 7 FPGAデバイス構成ルールを満たすためにREFCLK_GXE信号を提供する必要はありません。

    現在の E タイルが未使用で、後で使用する予定の場合は、PRESERVE_UNUSED_XCVR_CHANNELS QSF の割り当てが必要です。この場合、インテル® Stratix® 10 & Intel Agilex® 7 FPGAデバイス構成ルールを満たすためにREFCLK_GXE信号を提供する必要があります。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Stratix® 10 FPGA & SoC FPGA
    インテル® Agilex™ FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。