記事 ID: 000077691 コンテンツタイプ: Product Information & Documentation 最終改訂日: 2021/08/27

Stratixシリーズのデバイスで初期化モードに入るために、追加で DCLK サイクルが必要ですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix® シリーズデバイスの初期化モードを開始するには、CONF_DONEが高くなる後に DCLK で 2 つの追加の立ち下がりエッジが必要です。これは、ユーザークロック (CLKUSR) または内部初期化クロックのいずれを使用する場合でも必要です。

 

 

関連製品

本記事の適用対象: 1 製品

Stratix® III FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。