記事 ID: 000077690 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

JTAG TCK 信号に推奨される外部プルダウン抵抗器の値を参照して、StratixおよびCyclone構成の章に既知のエラーがありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 はい。JTAG TCK プルダウン抵抗器の値が、Stratix®およびCyclone®デバイスのコンフィグレーションの章で 10k-分として正しく指定されていません。正しい外部プルダウン抵抗の値は 1k-分です。この強力な抵抗により、このピンの内部プルアップが弱いにもかかわらず、TCK 信号はロジック低レベルで偏ります。内部プルアップの範囲は、プロセス、電圧、温度全体で 20k から 40k-スポートまでです。

今後のバージョンの Stratix および Cyclone ハンドブック は、適宜更新される予定です。

関連製品

本記事の適用対象: 2 製品

Stratix® FPGAs
インテル® Cyclone® FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。