記事 ID: 000077683 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

STRATIX II デバイスの JTAG 入力ピン TCK、TMS、TDI、TRST のシミュレーションに使用すべき IBIS モデルは?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

2s_ttl33_cin IBIS モデルを使用して、Stratix II デバイスの JTAG 入力ピン TCK、TDI、TMS、および TRST をシミュレートすることができます。JTAG 入力ピンは、STRATIX II デバイスで 3.3V に設定された VCCPD によって電源供給されるため、列ピン用の 3.3V TTL 入力モデルを使用してシミュレーションできます。

Altera®は JTAG 出力ピン TDO に IBIS モデルを提供しているため、出力バッファーの動作をモデル化できます。ピンが配置されているバンクの VCCIO に応じて、2s_cmos15_tdo、2s_ttl18_tdo、2s_ttl25_tdo、または2s_ttl33_tdo IBIS モデルのいずれかをシミュレーションに使用できます。

関連製品

本記事の適用対象: 1 製品

Stratix® II FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。