記事 ID: 000077666 コンテンツタイプ: エラーメッセージ 最終改訂日: 2014/10/29

警告: CONV_INTEGER: 'U' | がありますX'|'W'|'Z'|'-' を算術オペランドで使用し、0 に変換されています。

環境

  • インテル® Quartus® II ソフトウェア
  • DSP Builder for インテル® FPGA
  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Modelsim®* で一部の DSP Builder® デザインをシミュレートしているときに、この警告が表示される場合があります。これらの警告メッセージはシミュレーション結果に影響を与えないため、無視してかまいません。

    解決方法

    これらの警告 (および同様の他のすべての警告) は、次の 2 つの方法のいずれかで抑制できます。

    1. Modelsim GUI による抑制:
      • [シミュレーション]ダイアログ ボックス([オプション]メニュー)を開きます。
      • オプション [ Synopsys パッケージからの警告を抑制する ] を [オン] に設定します。
      • OK をクリックします。
    2. プロジェクトディレクトリで*_atb.do ファイルを検索し、「いくつかの警告を無効にする...」というコメントを探し、次のように後の行をコメントアウトします。

    # シミュレーション開始時に発生するいくつかの警告を無効にします
    静かに StdArithNoWarnings 1 を設定する
    実行 0ns
    # 静かに StdArithNoWarnings 0 を設定する
    実行 -すべて

    関連記事

    関連製品

    本記事の適用対象: 15 製品

    Cyclone® V GT FPGA
    Arria® V GZ FPGA
    Cyclone® V E FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GX FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。