詳細
Quartus® II ソフトウェアのバージョン 12.0sp2 以降の問題により、Qsys デザインに NiosII および SDRAM コントローラーがあり、リセット・ベクトルが SRAM コントローラーに割り当てられている場合、シミュレーションでこの問題が発生する可能性があります。
これは、Qsys によって生成された外部シミュレーション・モデル「altera_sdram_partner_module.v」によって生じ、CAS レイテンシー・パラメーターより 1 サイクル早くリードデータを返し、NiosII の読み取りデータも不明な「x」になります。
解決方法
この問題を回避するには、メモリーデバイスのベンダーが提供するメモリーモデルを使用するか、出力ポートにサイクルを追加して以下のような読み取りデータを得てください。
[altera_sdram_partner_module.v]翻訳元
zs_dqを割り当てる = read_valid ?read_temp: {32{1\'bz}};
回避 策
zs_dqを割り当てる = read_valid_reg ?read_temp_reg: {32{1\'bz}};
常に @(posedge clk) が始まる
read_temp_reg < = read_temp。
read_valid_reg < = read_valid。
終わり
この問題は、Quartus® II ソフトウェアの今後のリリースで修正される予定です。