記事 ID: 000077657 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

すべてのCycloneデバイスのフェーズロック・ループ (PLL) は外部クロック出力ピン PLL[2.1]_OUTをサポートしていますか?

環境

  • PLL 数
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 いいえ、EP1C3 FPGA 100 ピン TQFP パッケージおよび 144 ピン TQFP パッケージにFPGA EP1C6 の PLL2 は外部クロック出力をサポートしません。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Cyclone® FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。