記事 ID: 000077650 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/08/13

SOPC Builder デザインで、tl_cfg* 用の PCIe ハード IP SDC 制約が無視されるのはなぜですか?

環境

    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

SOPC Builder デザインでは、 altpcierd_tl_cfg_sample モジュールがこの モードで使用されていないため、信号tl_cfg* の PCI Express HardIP 制約は無視されます。

結果として、pcie_compiler_0.sdc では、以下のコメントの後に配置される SDC 制約は無視されます。

# 以下のマルチサイクル・パス制約は、ロジックがtl_cfg_ctlおよびtl_cfg_sts信号のサンプリングに使用する場合にのみ有効です。

注: これらの制約は、プラットフォーム・デザイナーおよびストリーミング・ハードIP 構成Avalon®で有効です。

解決方法

N/a

関連製品

本記事の適用対象: 5 製品

Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GX FPGA
Cyclone® IV GX FPGA
Stratix® IV GT FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。