記事 ID: 000077639 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

PCI Express IP コアのArria V およびCyclone V ハード IP ではリコンフィグレーション・ポートが利用できません

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    pci Express ユーザーガイド用Arria V ハード IPおよび pci Express ユーザーガイド用Cyclone V ハード IPは、インターフェイス用の大型バスを示 reconfig_to_xcvr reconfig_from_xcvr しています。ただし、これらのインターフェイスはそれぞれ、Quartus® II 11.1 および 11.1 SP1 リリースには 1 つの信号のみを含みます。reconfig_to_xcvr interface of the conduit typein Qsys には、fixedclk_lock出力信号のみが含まれます。reconfig_from_xcvrQsys タイプのインターフェイス conduit には busy_xcvr_reconfig 、入力信号のみが含まれます。

    解決方法

    回避策は不要です。生成された最上位バリアント Qsys および MegaWizard が Quartus® II 11.1 に対応しており、 11.1 SP1 リリース。ユーザーガイドのバージョン 12.0 が更新されました 再構成を使用して正しいバス数とバス幅を表示するには サポートが有効になっています。

    関連製品

    本記事の適用対象: 2 製品

    Cyclone® V FPGA & SoC FPGA
    Arria® V FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。