Quartus® II ソフトウェア・バージョン 13.1 の問題により、Arria® V ファミリーに JESD204B デザインを実装する場合、Quartus® II フィッター・プロセス中にクリティカル警告 (21196) が生成され、PCS クロックがリンククロックに対して 0 PPM の関係がないことを示します。このような警告の例を以下に示します。
クリティカル警告 (21196): HSSI 8G RX PCS atom からの Coreclk ソース
:inst_av_hssi_8g_rx_pcs|wys は内部クロックに対して同じ 0 PPM ソースを持ちません。これは、レシーバーの coreclk 入力が独自のチャネルの rx clkout によって駆動されていないためです。
JESD204B IP コアが txlink_clk そして pll_ref_clk (トランスミッター・バリアント) または tx_pll_ref_clk (デュプレックスバリアント) には 0 PPM クロック関係があります。 JESD204B IP コアが rxlink_clk そして pll_ref_clk (レシーバーバリアント) または rx_pll_ref_clk (デュプレックスバリアント) には 0 PPM クロック関係があります。そのような実装の 1 つは、JESD204B IP コア・ユーザーガイドの図 4-8 に示されているように、コア PLL を使用してリンククロックを引き出す方法です。
JESD204B サブシステムの設計が完全に機能した後で、このクリティカル警告を回避するには、各トランシーバー・ピンに次の .qsf割り当てを追加して、これらのクリティカル警告を排除します。
set_instance_assignment -name GXB_0PPM_CORECLK ON -to
例： set_instance_assignment -name GXB_0PPM_CORECLK ON -to rx_serial_data[0]