記事 ID: 000077621 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/27

コンフィグレーション・ピンが配置されているバンクの VCCIO が、Stratix II および STRATIX II GX デバイスで 1.8V に設定されている場合、3.3V を必要とする EPCS シリアル・コンフィグレーション・デバイスとインターフェイスを設定するにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix® II およびStratix II GX デバイスの場合、コンフィグレーション・ピンが存在するバンクの VCCIO レベルが 1.8V に設定されている場合、EPCS シリアル・コンフィグレーション・デバイスとのインターフェイスを希望する場合、電圧トランスレーターを使用して、EPCS デバイスの TTL 3.3V 互換入力とインターフェイスするFPGA専用コンフィグレーション・ピン出力の電圧を上げることを検討してください。しかし、電圧トランスレーターがFPGAデバイスからのコンフィグレーション信号に有限の遅延を導入するため、このインターフェイス・テクノロジーのタイミングに違反する可能性があるため、コンフィグレーション・エラーが生じる可能性があります。

バンク 3 の VCCIO が 1.8 V で 3.3 V のコンフィグレーション入力電圧をサポートするには、VCCSEL ピンを VCCPD に接続する必要があります。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。