記事 ID: 000077587 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

異なるバンクのSTRATIX® II LVDS I/O 規格にはどのような VCCIO 電圧が必要ですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix II デバイスの場合、LVDS 入力または出力を使用するサイド I/O バンク (1、2、5、6) 向け VCCIO には 2.5V が必要です。

トップバンク / ボトムバンクのクロック入力ピン (3、4、7、8) は VCCINT を使用するため、VCCIO は異なる場合があるため、これらのバンクの他の I/O 規格をサポートすることができます (Quartus® II のデフォルトは 3.3V です)。

バンク 9、10、11、12 の PLL 出力ピンは、LVDS 信号をドライブするために 3.3V VCCIO を必要とします。

関連製品

本記事の適用対象: 1 製品

Stratix® II FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。