記事 ID: 000077586 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Quartus® II ソフトウェア・バージョン 4.1 以前に実装されたStratixおよびStratix GX デザインのタイミング解析に問題がありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。Quartus® II ソフトウェア・バージョン 4.1 以前に実装されたSTRATIX®およびStratix GX デザインについては、タイミング解析を再実行する必要があります。Quartus® II ソフトウェア・バージョン 4.0 以前で報告された tco値は不正確です。高電流のドライブ強度設定による I/O 規格の tco 変更は、電流のドライブ強度設定が低い I/O 規格未満の影響を受けます。

インテル® Quartus® II ソフトウェア・バージョン 4.1 より前に実装されたデザインでタイミング解析を再実行して、I/O タイミングの問題を特定します。I/O タイミング制約が満たされていない場合は、ホワイトペーパー 「Stratix & Stratix GX デバイスにおけるピン間タイミングの改善(PDF)」を参照してください。

この問題はインテル® Quartus® II ソフトウェア・バージョン 4.1 以降修正されており、他のデバイスには影響しません。

関連製品

本記事の適用対象: 2 製品

Stratix® FPGAs
Stratix® GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。