記事 ID: 000077582 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

PCIe* ハード IP コアと DDR3 IP コアは同じ refclk を共有できますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

すべての UniPHY および refclk ALTMEMPHY ベースのコントローラーを含む PCIe® ハード IP コアと外部メモリー・インターフェイス IP コア間で共有することは推奨されません。PCIe インターフェイスと外部メモリー・インターフェイスには、 refclk 異なる専用クロック入力ピンから直接 PLL が必要です。

メモリー・コントローラーが PCIe ハード IP コアと同じクロックを使用するには coreclkout 、PCIe ハード IP コアの信号をメモリー IP コアの refclk 入力にカスケードする必要があります。グローバル・クロック・ルーティング・リソースに起因する追加のジッターが外部メモリー・インターフェイスのパフォーマンスに影響するため、これは推奨されません。

関連製品

本記事の適用対象: 9 製品

Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® V GS FPGA
Stratix® V E FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。