記事 ID: 000077565 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/27

内部エラー: サブシステム: FSV、ファイル: /quartus/fitter/fsv/fsv_module_lvds_cv.cpp、ライン: 2420

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 12.0 の問題により、コア・ロジックを駆動する信号にALTLVDS_TXメガファンクションをデザインに実装すると、この内部エラーが発生する場合があります tx_outclock 。この内部エラーは、Arria® V または Cyclone® V デバイスを対象としたデザインで生じます。

    解決方法

    tx_outclockコアロジックを駆動するための信号の使用はサポートされていません。

    バージョン 12.1 以降の Quartus® II ソフトウェアでは、内部エラーを生成するのではなく、問題を説明するエラーメッセージが表示されます。

    関連製品

    本記事の適用対象: 5 製品

    Cyclone® V GX FPGA
    Cyclone® V GT FPGA
    Cyclone® V E FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。