記事 ID: 000077540 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/02/28

プラットフォーム・デザイナーで DDR3 UniPHY ベースのコントローラー・デザインをコンパイルする際、フィッターエラーが発生する原因は何ですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

プラットフォーム・デザイナーで生成された HPS デザインをコンパイルしようとしたときに、以下のエラーが表示される場合があります。

エラー: 入力ポート DATAIN on atom ".config_1"は、cyclonev_io_configプリミティブであり、合法的に接続および / または構成されていません
情報 (129003): 入力ポート DATAIN は定数信号で駆動されますが、コンパイラーはこの入力ポートを実際の信号に接続することを期待します。
エラー: cyclonev_io_config プリミティブである atom ".config_1" 上の入力ポート ENA は、合法的に接続および / または構成されていません
情報 (129003): 入力ポート ENA は定数信号で駆動されますが、コンパイラーはこの入力ポートを実際の信号に接続することを期待しています
エラー: 入力ポート UPDATE on atom ".config_1"は、cyclonev_io_configプリミティブであり、合法的に接続および / または構成されていません
情報 (129003): 入力ポート UPDATE は定数信号で駆動されますが、コンパイラーはこの入力ポートが実際の信号に接続されることを期待しています

 

解決方法

これは、遅延世代を介してプラットフォーム・デザイナーを直接使用する場合に発生します。例えば、.qsf ファイルに .qsys ファイルが含まれており、知的財産 (IP) はその場で生成されます。これは、Quartus® II ソフトウェアの現在のバージョンでは動作しません。

正しいデザインフローでは、プロジェクト・ファイル・リストにある .qsys ファイルを .qip ファイルに置き換え、デザインを再コンパイルします。

関連製品

本記事の適用対象: 5 製品

Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。