記事 ID: 000077518 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

UniPHY を使用して RLDRAMII コントローラーを生成する際に、Avalon-MM バイトイネーブル信号を有効にする オプションを選択しても問題がありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。バージョン 11.0 の UniPHY を使用して RLDRAMII コントローラーの [コントローラー設定] タブで [Avalon-MM バイトイネーブル信号を有効にする] オプションは、コントローラーに影響を与えません。有効にすると、avl_be用のコントローラー・ポートは作成されません。また、どのような方法でも使用されることはありません。

 

バイト・イネーブルを実装する回避策はありません。この問題は、IP と Quartus の今後のバージョンで修正される予定です。® II ソフトウェア。

関連製品

本記事の適用対象: 8 製品

Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® V E FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® III FPGA
Stratix® V GX FPGA
Stratix® IV GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。