記事 ID: 000077515 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/27

Stratix® II デバイスをターゲットにするときは、アサインメント・エディターで VREF パッドまたはグループを表示するにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル®Quartus® II ソフトウェアでは、Stratix II デバイスをターゲットとする場合、割り当てエディターに VRef パッド 列は存在しません。ピンを配置してAlteraのピン配置ガイドラインを満たす場合、Stratix II デバイスには VREF パッドの代わりに VREF グループを使用してください。VREF グループ情報は、Quartus® II ソフトウェアのバージョン 5.0 以降、アサインメント・エディターに含まれています。

バージョン 5.0 より前のバージョンの Quartus® II ソフトウェアの VREF グループ情報を表示するには 、Timing Closure Floorplan (アサインメント・メニュー) を開き、[表示] メニューから [VRef グループの表示 ] を選択します。Stratix II デバイスの VREF グループ情報は 、ピン配列テーブルでも確認できます。

関連製品

本記事の適用対象: 1 製品

Stratix® II FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。