記事 ID: 000077481 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

altlvds MegaFunction で [レシーバーおよびトランスミッターに共有 PLL を使用する] オプションを選択した場合、コンパイラーは 1 つまたは 2 つの PLL を使用しますか?

環境

  • PLL 数
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 このオプションを使用していて、PLL 設定が同じ入力クロックで同じ場合、レシーバー トランスミッターは 1 個の PLL を使用します。レシーバーの入力クロックまたは PLL 設定が異なる場合、 トランスミッターが異なる場合、2 つの PLL が使用されます。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® FPGAs

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。