記事 ID: 000077478 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/09/02

Cyclone® V/Arria® V SoC イーサネット・メディア・アクセス・コントローラーのレシーバーおよびトランスミッター記述子レジスターの「2 番目のアドレス・チェーン」ビットはどこに割り当てられていますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

レシーバー記述子および送信記述子の「2 番目のアドレスチェーン」ビットは、それぞれ RDES[14] および TDES1[20] です。

Cyclone® V/Arria® V ハード・プロセッサー・システム・テクニカル・リファレンス・マニュアル バージョン 15.1 以前の DMA コントローラー・セクションでは、RDES[24] および TDES1[24] が正しく表示されていません。

解決方法

この問題は、Cyclone® V / Arria® V ハード・プロセッサー・システム・テクニカル・リファレンス・マニュアルの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。