記事 ID: 000077465 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

ModelSim 6.4b 以降では Verilog HDL で CPRI IP コアのオートレート・ネゴシエーションをシミュレートできない

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    CPRI MegaCore ファンクションのオートレート・ネゴシエーション機能のバリエーション 有効になっていると Verilog HDL 出力ファイルを正しくシミュレートできません。 Mentor Graphics ModelSim* 6.4b シミュレーターまたはそれ以降のバージョンで このシミュレーターの

    この問題は、CPRI MegaCore ファンクションのすべてのバリエーションに影響を与えます。 オートレート・ネゴシエーションが有効で、Verilog HDL 出力ファイルを使用。 シミュレーションは、これらのシミュレーターを使用してこれらのバリエーションを完了することはできません。

    解決方法

    ModelSim* 6.4a シミュレーションツールを使用して、これらのバリエーションをシミュレートします。

    この問題は、CPRI MegaCore ファンクションのバージョン 10.1 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。