記事 ID: 000077461 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/06/01

イーサネット インテル® FPGA IP E タイル ハード IP の khz_rx (0x341) および khz_tx (0x342) レジスターでクロック周波数が正しくないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    イーサネット用 E タイル・ハード IP インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

i_reconfig_clk 周波数が 100MHz でない場合、イーサネット インテル® FPGA IP E タイル ハード IP の khz_rx (0x341) および khz_tx (0x342) レジスターに誤った周波数が表示されることがあります。

周波数値は、 i_reconfig_clk 周波数が100MHzであると仮定して測定されるためです。

解決方法

i_reconfig_clk周波数が 100MHz でない場合、khz_rx (0x341) と khz_tx (0x342) レジスター値は、それぞれ以下の式で計算されます。

  • khz_rx (0x341) : 回復クロック周波数 /10* [100MHz / i_reconfig_clk (MHz) ]、単位: KHz
  • khz_tx (0x342) : TX クロック周波数 /10* [100MHz / i_reconfig_clk (MHz) ]、単位: KHz

記述の問題は、UG-20160 の今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 4 製品

インテル® Stratix® 10 MX FPGA
インテル® Stratix® 10 TX FPGA
インテル® Stratix® 10 DX FPGA
インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。