記事 ID: 000077458 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Arria V GX および Stratix V GX デバイス用ネイティブ PHY Megawizard で外部 PLL モードを選択する際に問題がありますか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    はい。ネイティブ PHY Megawizard で外部 PLL モードを選択する場合™ Arria® V GX および Stratix® V GX デバイスでは、tx_pll_refclkポートは Quartus® II ソフトウェア・バージョン 12.0 SP2 以前では使用可能なポートとして残ります。

    解決方法

    外部 PLL モードでは、ext_pll_clkポートのみを使用し、tx_pll_refclk ポートは未接続のままにしてください。

    この問題は、インテル® Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 2 製品

    Stratix® V GX FPGA
    Arria® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。