記事 ID: 000077451 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2019/02/27

Stratix® 10 PCI Express* ハード IP の nPERST ピンに 3.0 V 以外の I/O 規格を割り当てるにはどうすればよいですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    Avalon-MM インテル® Stratix® 10 PCI Express* のハード IP
    Avalon-ST インテル® Stratix® 10 PCI Express* のハード IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

一部のStratix® 10 FPGAデザインでは、3V I/O バンクが 3.0V 信号の入出力として使用されません。また、VCCIO3Vは3.0Vではなく、1.8Vまたは1.2Vとして電源に接続され、同じ電源プレーンを他のバンクと共有できます。

この条件下では、専用ピン nPERST[L,R][0:2] に 3.0-V 以外の I/O 規格を割り当てる必要があります。

そのため、 nPERST[L,R][0:2] ピンを追加割り当てなしで 3.0-V I/O 規格に割り当てると、フィッターエラーが発生することがあります。

解決方法

意図的にこのピンで 3.0 V 以外の規格を使用しようとしている場合は、QSF ファイルに 'set_instance_assignment -name USE_AS_3V_GPIO ON -to <signal>' を追加します。

例えば：

set_instance_assignment -name IO_STANDARD "1.8 V" -to pcie_rstn_pin_perst -entity pcie_example_design
set_instance_assignment -name USE_AS_3V_GPIO オン -to pcie_rstn_pin_perst -entity pcie_example_design

関連製品

本記事の適用対象: 4 製品

インテル® Stratix® 10 SX SoC FPGA
インテル® Stratix® 10 MX FPGA
インテル® Stratix® 10 GX FPGA
インテル® Stratix® 10 TX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。