記事 ID: 000077451 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/27

インテル® Stratix® 10 PCI Express* ハード IP の nPERST ピンに 3.0 V 以外の I/O 規格を割り当てる方法

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Avalon-MM インテル® Stratix® 10 PCI Express* のハード IP
  • Avalon-ST インテル® Stratix® 10 PCI Express* のハード IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    一部のインテル® Stratix® 10 デザインでは、3V I/O バンクを 3.0V 信号の入力 / 出力として使用しません。また、VCCIO3V は 3.0V ではなく、1.8V または 1.2V などの他のバンクと同じ電源プレーンを共有する電源に接続されます。

    この条件の下で、専用ピン nPERST[L,R]0:2] には 3.0 V 以外の I/O 規格を割り当てる必要があります。

    そのため、nPERST[L,R]0:2 ピンが追加の割り当てなしで 3.0 V 以外の I/O 規格に割り当てられると、フィッターエラーが発生する可能性があります。

    解決方法

    このピンで 3.0 V 以外の規格を使用しようとしている場合は、QSF ファイルに「set_instance_assignment -name USE_AS_3V_GPIO USE_AS_3V_GPIO ON -to 」を追加してください。

    例えば：

    set_instance_assignment -name IO_STANDARD "1.8 V" -to pcie_rstn_pin_perst - entity pcie_example_design
    set_instance_assignment -name USE_AS_3V_GPIO ON -to pcie_rstn_pin_perst -entity pcie_example_design
     

    関連製品

    本記事の適用対象: 4 製品

    インテル® Stratix® 10 GX FPGA
    インテル® Stratix® 10 MX FPGA
    インテル® Stratix® 10 TX FPGA
    インテル® Stratix® 10 SX SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。