詳細
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 18.1 の問題により、デザインのコンパイル時に、以下の配置ルールに従っている場合でも同じ VCO 周波数 (100MHz 以内) で動作する 2 つの ATX PLL を含む、誤ったクリティカル警告が発生する可能性があります (ブレットリストの後にクリティカル警告)。
- ATX PLL VCO 周波数 7.20 GHz ~ 11.40 GHz の場合、2 つの ATX PLL が同じ VCO 周波数 (100MHz 以内) で動作する場合、7 個の ATX PLL を間隔に配置する必要があります (スキップ 6)。
- ATX PLL VCO 周波数が 11.4 GHz ~ 14.4 GHz の場合、2 つの ATX PLL が同じ VCO 周波数 (100MHz 以内) で動作し、GX チャネルをドライブする場合、4 つの ATX PLL を離れて配置する必要があります (スキップ 3)。
- ATX PLL VCO 周波数が 11.4 GHz ~ 14.4 GHz の場合、2 つの ATX PLL が同じ VCO 周波数 (100MHz 以内) で動作し、GT チャネルをドライブする場合、3 つの ATX PLL を間隔に配置する必要があります (スキップ 2)。
- PCIe*/PIPE Gen3 向けのシリアルクロックを提供する 2 つの ATX PLL については、4 つの ATX PLL を間隔を置く必要があります (スキップ 3)。
クリティカル警告(18234): ATX PLL :xcvr_atx_pll_a10_0|a10_xcvr_atx_pll_inst|twentynm_atx_pll_instと :xcvr_atx_pll_a10_0|a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst は ATX PLL と離れています。ATX PLL VCO 周波数が 11.4 GHz ~ 14.4 GHz の場合、2 つの ATX PLL が同じ VCO 周波数 (100MHz 以内) で動作する場合、5 個の ATX PLL を間隔に配置する必要があります。
解決方法
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 19.1 バージョンで修正されました。