記事 ID: 000077445 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/05/24

インテル® Arria® 10 および インテル® Cyclone®10 デバイス用のトランシーバー・ネイティブ PHY IP を Enhanced PCS モードで使用する際、tx_polinvポートとrx_polinvポートが利用できないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    トランシーバー・ネイティブ PHY インテル® Arria® 10 Cyclone® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

トランシーバー・ネイティブ PHY インテル® Arria®10 および インテル® Cyclone® 10 FPGA IP (拡張 PCS モード) には 、tx_polinv および rx_polinv ポートがありません。

解決方法

ギアボックス [RX データの極性反転を有効にする] および [TX データの極性反転を有効にする] 設定を使用して、静的極性反転を実装できます。

さまざまなギアボックスを使用して PHY の動的極性反転を実装できます。RX データの極性反転を有効にし、TX データの極性反転設定を有効にします。

関連製品

本記事の適用対象: 2 製品

インテル® Cyclone® 10 FPGA
インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。