記事 ID: 000077443 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/01/10

Stratix® 10 L および H タイルデバイス・トランシーバー PHY の GbE または GbE 1588 トランシーバー構成ルールで、「RX ワードアライナー・パターン (16 進数)」の値が正しく表示されないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • L タイル H タイル・トランシーバー・ネイティブ PHY インテル® Stratix® 10 FPGA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® Prime ソフトウェアの問題により、GUI の「標準 PCS」タブにある「RX ワードアライナー・パターン (Hex)」の値に、GbE または GbE 1588 モードで RX ワードアライナーが同期を実行するために必要な完全な順序セットが反映されません。

    解決方法

    GbE または GbE 1588 モードの RX ワードアライナーが正しく動作することを確認するには、IEEE 802.3 の条項 36,40 仕様に従って完全な順序セットを入力します。たとえば、K28.5、D16.2 などです。

    関連製品

    本記事の適用対象: 4 製品

    インテル® Stratix® 10 GX FPGA
    インテル® Stratix® 10 MX FPGA
    インテル® Stratix® 10 SX SoC FPGA
    インテル® Stratix® 10 TX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。