記事 ID: 000077436 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/27

エラー: (vlog-7) デザイン・ユニット・ファイル "./.. を開けません。/../../rtl/address_decoder/address_decode/altera_avalon_st_ハンドシェイク_clock_crosser_161/sim/altera_avalon_st_ハンドシェイク_clock_crosser.v" (読み取りモード)。

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションバージョン 20.4 以降で修正されています。

Windows 環境では、Modelsim* を使用した低レイテンシー 10G MAC IP サンプルデザインのシミュレーション中に®ファイルパスの最大長が 260 文字を超えている場合に次のエラーメッセージが表示されることがあります。

エラー: (vlog-7) デザイン・ユニット・ファイル "./.. を開けません。/../../rtl/address_decoder/address_decode/altera_avalon_st_ハンドシェイク_clock_crosser_161/sim/altera_avalon_st_ハンドシェイク_clock_crosser.v" (読み取りモード)。

 

解決方法

このエラーを回避するには、シミュレーション・ファイルのディレクトリー深度を減らします。

関連製品

本記事の適用対象: 3 製品

インテル® Stratix® 10 FPGA & SoC FPGA
インテル® Arria® 10 FPGA & SoC FPGA
インテル® Cyclone® 10 GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。