記事 ID: 000077433 コンテンツタイプ: エラーメッセージ 最終改訂日: 2020/08/26

エラー (20731): HSSI ピン"xxx~pad"については、I/O 標準「差動 LVPECL」が唯一の有効値です。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    このエラーメッセージは、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 19.1 以降のインテル® Stratix® TX シグナル・インテグリティー開発キット・パッケージからゴールデン・サンプル・デザインをコンパイルする際に表示される場合があります。

    ゴールデン・サンプル・デザインは、インテル® Stratix® 10 E タイル・トランシーバー・リファレンス・クロック I/O 規格を「LVDS」に制約したインテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 18.1 からです。また、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 19.1 以降では、ソフトウェア I/O 標準チェック規則が変更されています。

     

     

    解決方法

    このエラーを回避するには、インテル® Stratix® 10 E タイル・トランシーバー・リファレンス・クロックの I/O 規格を、以下のようなアサインメント・エディターまたは Quartus® Settings ファイル (.qsf) で「差動 LVPECL」として制約する必要があります。

    set_instance_assignment -name IO_STANDARD "DIFFERENTIAL LVPECL" -to xxx

    関連製品

    本記事の適用対象: 3 製品

    インテル® Stratix® 10 MX FPGA
    インテル® Stratix® 10 TX FPGA
    インテル® Stratix® 10 DX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。