記事 ID: 000077431 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Cyclone V GT および ST デバイスの PCI Express コンフィグレーションが低温でのリンク・トレーニングに失敗するのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・バージョン 17.0 以前のバージョンで問題が発生したため、PCIe Signal Detect (SD) 回路が低温で「ON」を主張または切り替えることができない場合があります。 詳細については、V エラッタ・シートCyclone®確認してください。

解決方法

Cyclone V GT および ST デバイスでこの問題を回避するには、次の変更を加えます。

デザイン内のすべての PCI Express レシーバー・チャネルに対して、以下の Quartus® Prime 設定ファイル (QSF) の割り当てを追加します。

  • set_instance_assignment -name XCVR_RX_COMMON_MODE_VOLTAGE VTT_0P70V -to
  • set_instance_assignment -name XCVR_RX_SD_THRESHOLD 5 -to

上記の割り当てをデザイン内のすべての PCI Express レシーバー・ピンに含め、割り当てには半角英数字を使用しないでください。

しかし、17.0 以前のインテル® Quartus® Prime 開発ソフトウェアでは、上記の QSF 割り当てによるフィッター・コンパイルは許可されません。そのため、パッチについては MySupport にお問い合わせください。

関連製品

本記事の適用対象: 2 製品

Cyclone® V GT FPGA
Cyclone® V ST SoC FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。