記事 ID: 000077428 コンテンツタイプ: トラブルシューティング 最終改訂日: 2020/03/06

インテル® Stratix®10 L タイルおよび H タイルデバイスの ATX PLL から fPLL へのスぺーシング・ルールは、コアモードの fPLL に適用されますか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    L タイル H タイル fPLLインテル® Stratix® 10 FPGA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。インテル® Stratix® 10 L タイルおよび H タイルデバイスの ATX PLL から fPLL へのスぺーシング・ルールは、コアおよびトランシーバー・モードの fPLL に適用されます。

解決方法

いずれかのモードで fPLL でこの規則に違反した場合、インテル Quartus® Prime ソフトウェアは重大な警告を発行します。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。