IP 生成中に RX PMA CTLE/DFE モードの自動適応トリガーを有効 にする場合、25G イーサネット・インテル FPGA IPの自動適応モジュール有限ステートマシン (FSM) により、H タイル製品デバイスのバックグラウンド・キャリブレーションをオンまたはオフにすると、トランシーバー・ツールキット操作が中断されます。このため、トランシーバー・ツールキットにチャネルが表示されません。L タイル制作デバイスのようなバックグラウンド・キャリブレーションがないデバイスの場合、自動適応モジュール FSM には、バックグラウンド・キャリブレーションをオンまたはオフにする状態が含まれています。この問題の影響はありません。
最初の回避策: この問題を回避するには、 RX PMA CTLE/DFE モードの自動適応トリガーを有効にする オプションをオフにします。
2 番目の回避策: RX PMA CTLE/DFE モードで自動適応トリガーを有効にした場合、トランシーバー・ツールキットを起動する前に、トランシーバー・ツールキットを起動する前に、0x343・レジスターの 1'b1 からビット[0] を書き込み、自動適応モジュール FSM をアイドル状態に保持します。トランシーバー・ツールキットを閉じてから、0x343・レジスターの 1'b0 から bit[0] を書き込み、自動適応モジュール FSM を再開して、システムコンソールがハングさせないようにします。
以下の手順は、インテル® Stratix® 10® 25G イーサネット・インテル FPGA IP・デザイン例を使用し、インテル® Stratix® 10® H タイル製品デバイスを対象とし、「RX PMA CTLE/DFE モードの自動適応トリガーを有効にする」オプションがオンになっている場合に従う必要があります。
- システムコンソールで 、cd hwtest と入力して、TCL スクリプトフォルダーに移動します。
- main.tcl ファイルを読み込むには、 source main.tcl と入力します。
- シングル・チャネルのデザイン例では、 reg_write 0x343 0x1 と入力して、自動適応モジュール FSM をアイドル状態に保持します。
- マルチチャネルのデザイン例については、
- チャネル 0 のreg_write 0x343 0x1 タイプ
- チャネル 1 の reg_write 0x10343 0x1 タイプ
- チャネル 2 の reg_write 0x20343 0x1 タイプ
- チャネル 3 の reg_write 0x30343 0x1 タイプ
- トランシーバー・ツールキットを起動すると、25Gbps トランシーバー・チャネルが表示されます。
トランシーバー・ツールキットを使用した後、以下の手順に従ってください。
- トランシーバー・ツールキットを終了します。
- シングルチャネルのデザイン例では、 reg_write 0x343 0x0 を入力して、自動適応モジュール FSM を再開始します。
- マルチチャネルのデザイン例については、
- チャネル 0 のreg_write 0x343 0x0 タイプ
- チャネル 1 の reg_write 0x10343 0x0 タイプ
- チャネル 2 の reg_write 0x20343 0x0 タイプ
- チャネル 3 の reg_write 0x30343 0x0 タイプ
25G イーサネット・インテル® Stratix® 10 FPGA IP ユーザーガイド UG-20109 および 25G イーサネット・インテル® Stratix® 10 FPGA IP デザイン例ユーザーガイド UG-20 110 が更新され、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 20.1 で RX PMA CTLE/DFE モード・オプションの自動適応トリガーを有効にする場合に、H タイル製品デバイスでトランシーバー・ツールキットを使用するための追加手順が含まれます。