記事 ID: 000077411 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

インテル® Stratix® 10 E タイルネイティブ PHY IP コアの初期適応努力レベルとは?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Stratix® 10 E タイルネイティブ PHY IP コアには、2 つのメイン・レシーバー適応モードがあります。初期適応は、PMA を既知の良好な設定に調整するために使用されます。使用モデルの詳細については 、E タイル・トランシーバー PHY ユーザーガイドを参照してください。

初期適応は、完了に必要な時間に影響を与える 3 つの異なる努力レベルで実行できます。

1. Low Effort (00_effort) – NRZ イーサネット AN/LT および CPRI プロトコルにのみ使用され、最短で完了します。

2. Medium Effort (05_effort) – PAM4 Ethernet AN/LT のみに使用され、IEEE リンクアップ時間 3 を満たす場合に限ります。

3. フルエフォート (10_effort) – 最高のパフォーマンスと安定性を提供する一般的な使用方法 (NRZ および PAM4) は、完了に最も時間がかかる - 最も推奨されるキャリブレーション・モード。

レジスター 0x200ビット [1:0]は、努力レベルを選択するように設定できます。

[1:0] = 0 – 00_effort

[1:0] = 1 – 05_effort

[1:0] = 2 – 10_effort

初期適応、内部またはシリアル・ループバック、PRBS31、およびフル・エフォート・イニシャル・アダプテーションの実行に関するレジスター書き込みの例を以下に示します。

0x200[7:0] 8'hD2

0x201[7:0] 8'h02

0x202[7:0] 8'h01

0x203[7:0] 8'h96

上記の「2」は、初期適応を 1 (中努力の場合) または 0 (低努力の場合) のいずれかに変更できます。

関連製品

本記事の適用対象: 3 製品

インテル® Stratix® 10 MX FPGA
インテル® Stratix® 10 TX FPGA
インテル® Stratix® 10 FPGA & SoC FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。