記事 ID: 000077407 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/10/11

fPLL インテル® Arria® 10/Cyclone® 10 FPGA IP を SDI_Direct モードで使用する際、帯域幅の設定が変更されないのはなぜですか。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • fPLL インテル® Arria® 10 Cyclone® 10 FPGA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    fPLL インテル® Arria® 10/Cyclone® 10 FPGA IP を SDI_Direct モードで使用する場合、帯域幅設定は最適な構成に固定されます。したがって、この IP の帯域幅設定 (低、中、高) に対する変更は、生成された MIF ファイルには適用されません。

    解決方法

    これは正常な動作です。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Cyclone® 10 GX FPGA
    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。