記事 ID: 000077405 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/12/17

インテル® Stratix® 10 FPGA E タイル・トランシーバー・チャネルでプロジェクトをコンパイルする場合、PLL の使用がないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    これは予想される動作です。 デザイン内の 10 個の E タイル・トランシーバー・チャネルのみをインスタンス化インテル® Stratix®場合、「PLL の合計」の使用量は FPGA 0 となります。インテル® Stratix® 10 FPGA E タイル・トランシーバー・チャネル・フェーズロック・ループ (PLL) は、PLL の合計サマリーにカウントされません。

    例えば、インテル® Stratix® 10 デバイス 1ST280EY2F55 を使用し、4 つの E タイル・トランシーバー・チャネルをインスタンス化します。コンパイル後も、コンパイルレポートのフローサマリーに「PLL 総数 0/64(0%)」が表示されます。

     

    解決方法

    コンパイルレポートに表示されるすべての PLL は、インテル® Stratix® 10 IOPLL および H タイル・トランシーバー PLL によって提供されます。インテル® Stratix® 10 デバイス 1ST280EY2F55 の場合、合計 64 PLL は、24 個の xIOPLL、H タイルの 8xfPLL、H タイル・トランシーバーの 8xATX PLL、および H タイル・トランシーバーの 24 個の CDR PLL で構成されます。インテル® Stratix® 10 FPGA E タイル・トランシーバー・チャネル PLL はカウントされません。

    関連製品

    本記事の適用対象: 3 製品

    インテル® Stratix® 10 DX FPGA
    インテル® Stratix® 10 TX FPGA
    インテル® Stratix® 10 MX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。