詳細
インテル® Quartus® Prime ソフトウェア・バージョン 19.2 以前の問題により、ユーザー定義の Stratix 10 デバイス E タイル・ネイティブ PHY IP TX イコライゼーション設定が、<project_name>.sof プログラミング・ファイルに正しく組み込まれていない可能性があります。
以下の条件により、TX イコライゼーション設定が<project_name>.sof ファイルに書き込まれません。
- サポートされていない減衰、プリタップ1、プリタップ2、プリタップ3、またはポストタップ1イコライゼーション設定。
- ゼロ以外の ATTEN 値。
PMA 属性レジスターから読み取られた、または インテル Quartus Prime トランシーバー・ツールキットに表示されるイコライゼーション設定は、PHY の実際のイコライゼーション設定を表しています。
解決方法
この問題を回避するには、E タイル・トランシーバー PHY ユーザーガイド を参照し、サポートされている TX イコライゼーション設定のみを E タイル・ネイティブ PHY IP に入力してください。
ゼロ以外の TX イコライゼーション設定を使用する場合は、FPGA構成の後に PMA 属性コードを使用して PHY に書き込みます。
この問題は、インテル® Quartus® ソフトウェア・バージョン 19.3 で修正されました。