記事 ID: 000077397 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/28

エラー(13114): <signal_name> は GT チャネルであり、GT 以外の場所に割り当てられます。</signal_name>

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Prime 開発ソフトウェア・プロ・エディション 18.1 ~ 19.1 インテル® Quartus®問題により、インテル Stratix® 10 L タイル・デバイス・デザインを Prime Pro ソフトウェア・バージョン 19.2 以降にアップグレードすると、次のようなエラーメッセージ インテル Quartusが表示される場合があります。

    エラー(13114): は GT チャネルであり、GT 以外のロケーションである BJ46 に割り当てられます。

    BD49 BA43 BA47 BB45 AW47 AY45 AY49 AU43 AK49 AL43 AL47 AH45 AJ47 AF45 AF49 AG43 は有効な GT チャネル位置です。

    インテル Stratix 10 デバイスは、トランシーバー・バンク 1 および L タイルの 3 つのトランシーバー GXT チャネルのみをサポートします。インテル Quartus Prime 開発ソフトウェア・プロ・バージョン 18.1 ~ 19.1 では、誤って L タイルのすべてのトランシーバー・バンクにトランシーバー GXT チャネルを配置することができました。この問題は、インテル Quartus Prime Pro 19.2 以降で修正されており、この L タイルルールに違反した場合に有効なフィッターエラーが生じます。

    解決方法

    トランシーバー・バンク 0 および 2 に 10 個のトランシーバー GXT チャネルStratix必要がある場合は、ピン互換 インテル Stratixの 10 H タイル・デバイスに移行できます。

    トランシーバーの正しい配置規則については、以下のインテルのドキュメントを参照してください。

    インテル Stratix 10 L および H タイル・トランシーバー PHY ユーザーガイド

    AN 778: インテル Stratix 10 トランシーバーの使用方法

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。