PCI Express* 向けハード IP の nPERST ピンが表明されているのに、トランシーバーのキャリブレーション時間が長く、「tx_pma_clkout/tx_clkout」ポートで切り替えが行えないのはなぜですか?

インテル® Arria® 10 および インテル® Cyclone® 10 GX または インテル® Stratix® PCI Express* 用 10 ハード IP が Gen1/2/3 x1 モードで構成されている場合、PCIe チャネルには使用されませんが、3 重項のマスター CGB は nPERST 信号の影響を受けます。nPERST が表明されると、マスター CGB をリセット状態に保持し、その他の PCIe* 以外のチャネルがこのマスター CGB によって駆動されている場合、トランシーバーのキャリブレーション時間が長くなります。また、「tx_pma_clkout」ポートと「tx_clkout」ポートでは切り替えが表示されません。

問題を回避するには、インテル® Quartus® Settings File (.qsf) に以下の文を追加して、アクティブ PCIe* HIP を使用して同じトリプレット内のマスター CGB を使用して他の非 PCIe チャネルを駆動しないようにしてください。

「set_location_assignment HSSIPMACGBMASTER_1CB -to*|xcvr_fpll_a10_0|twentynm_hssi_pma_cgb_master_inst~O_MSTCGB_CORE0」