記事 ID: 000077370 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/27

トランシーバー・バンクの外部で TX PLL からクロックされる 4 つ以上の PMA PCS チャネルを実装するダイナミック・リコンフィグレーション・デザインに使用すべきALTGX_RECONFIG・コンポーネントはいくつStratix®必要ですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

トランシーバー・バンクの外部で TX PLL からクロックされる 4 つ以上の PMA PCS チャネルを実装するダイナミック・リコンフィグレーション・デザインには、1 つのALTGX_RECONFIG・コンポーネントを使用Stratix必要があります。

解決方法

物理トランシーバー・バンクに接続できるのは 1 つのALTGX_RECONFIG・コントローラー・インスタンスのみですが、複数のトランシーバー・バンクを 1 つのALTGX_RECONFIG・コントローラー・インスタンスに接続できます。

以下の例は、2 つのトランシーバー・バンクと各バンクに CMU を使用する 8 チャネル・デザイン・コンフィグレーションを示しています。ダイナミック・リコンフィグレーションと XN クロック・ネットワークを使用して、バンク QL0 から CMU0 TX PLL またはバンク QL1 から CMU0 TX PLL から 8 チャネルすべてをクロックし、2.5Gbps または 3.125Gbps で独立して動作できます。

IOBANK_QL1

GXB_[TX,RX]_CH7 = チャネル 7

GXB_[TX,RX]_CH6 = チャネル 6

GXB_CMU1 = 未使用

GXB_CMU0 = 2.5Gbps の TX PLL として使用

GXB_[TX,RX]_CH5 = チャネル 5

GXB_[TX,RX]_CH4 = チャネル 4

IOBANK_QL0

GXB_[TX,RX]_CH3 = チャネル 3

GXB_[TX,RX]_CH2 = チャネル 2

GXB_CMU1 = 未使用

GXB_CMU0 = 3.125Gbps の TX PLL として使用

GXB_[TX,RX]_CH1 = チャネル 1

GXB_[TX,RX]_CH0 = チャネル 0

各トランシーバーは、隣接するバンクに存在し、8 つのチャネルすべてで共有される代替 CMU からクロック処理できるため、すべての ALTGX IP コンポーネントに接続する 1 つのALTGX_RECONFIG・コントローラー IP コンポーネントを使用する必要があります。

関連製品

本記事の適用対象: 1 製品

Stratix® IV FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。